1, visualizzazione del campionamento del segnale di ingresso digitale e simulazione del suono del disco in vinile. (Nuova funzionalità) 2, USB trasmette il segnale IIS al processore FPGA e riceve il segnale di clock dal processore FPGA, l'interfaccia USB senza clock di dati a bordo, la trasmissione del segnale è molto esatta, la qualità del suono migliora notevolmente, vicino all'ultimo generativo L'R-28 si combina con il livello DI-20 (ma non DI-20HE). (Nuova caratteristica) 3, i dati di processo FPGA in modalità parallela. I dati IIS sono in modalità di trasmissione in serie, ogni dato deve richiedere un ciclo di clock per elaborare o trasmettere, un frame di dati (includere i dati L e R) deve richiedere 64 cicli di clock per elaborare o trasmettere, quindi i dati hanno effetto dai 64 cicli di clock . Ma il processo di dati in parallelo e la modalità di trasmissione richiedono solo un ciclo di clock in grado di completare il processo di dati di un frame e trasmettere, che può evitare l'effetto della stabilità dell'orologio. L'ingresso IIS (Include USB e HDMI-IIS) si è ricombinato diventando due dati paralleli a 32 bit una volta immesso e l'ingresso SPDIF dopo il decodificatore, si è ricombinato diventando due dati paralleli a 24 bit e l'ingresso DSD si è ricombinato diventando due dati paralleli a 64 bit una volta immesso. Il processo parallelo e la modalità di trasmissione possono migliorare la qualità del suono sulla trasparenza e sui dettagli, ma ancora analogici. 4, Il clock di configurazione completamente nuovo gestisce il design integrato, migliorato sui tempi del clok. 5, la tecnologia del clock asincrono DSD migliora la qualità del suono ovviamente. 6, supporto DOP dall'ingresso SPDIF. 7, doppia alimentazione dei trasformatori. 8, l'unità ha due modalità di guadagno, la 12DB a basso guadagno per pilotare la cuffia che ha una sensibilità di oltre 95DB, e 22DB ad alto guadagno cooperano con la forte capacità di potenza, sufficiente per pilotare l'HE6 che ha circa 85DB di sensibilità. Se il cliente desidera aumentare il guadagno di 6-12 dB, in totale 28-34 dB di guadagno.
Pro e contro di R-2R DAC:
vantaggi: 1.R-2R non convertirà il segnale di clock nel segnale di uscita. 2. R-2R non è sensibile al jitter mentre Delta-Sigma D / A è molto più sensibile al jitter. 3. Il segnale di uscita è molto più preciso rispetto a Delta-Sigma D / A.
Svantaggi: 1.THD oggi è estremamente buono con i chip Sigma Delta; Anche con le scale R2R sono buone ma non altrettanto . 2. I glitch e le variazioni di valore delle resistenze a scala sono molto difficili da evitare e richiedono una tecnologia complessa per risolverlo.
Design di base dei moduli R-2R sul mercato
Il DAC R-2R è molto popolare al giorno d'oggi e disponibile dai kit fai-da-te e fino ai prodotti di fascia alta. Nel mercato fai-da-te della gamma bassa, il design R-2R è spesso basato sulla vecchia tecnologia progettata tempo fa da MSB e include solo il design di base R2R ladder e non include il meraviglioso design di correzione della tecnologia MSB originale. Questo progetto utilizza i chip logici dei registri di spostamento dei dati in modalità serie per convertire i dati in un segnale analogico. I problemi strutturali della tecnologia R2R non possono essere evitati e le prestazioni dipendono esclusivamente dalla precisione delle resistenze utilizzate.
Nel mercato High-End, il design R2R è molto più complesso e raggiunge dellle prestazioni altissime. Una scala R2R di base non è semplicemente sufficiente per ottenere buone prestazioni. Alcuni produttori utilizzano il design dei registri a scorrimento. Un design meno complesso e dalle prestazioni inferiori basato su chip logici tradizionali che lavorano in modalità seriale per correggere la scala. Un design di gran lunga migliore sostituisce i resistori in modalità parallela. Un FPGA ultraveloce controlla e corregge la scala R2R. La modalità di progettazione parallela controlla ogni bit rispettivamente e quindi raggiunge prestazioni senza precedenti. (In modalità parallela è necessario solo un ciclo di clock per l'output di tutti i dati, la modalità di progettazione seriale richiede almeno 8 cicli di clock da 24 a 24) La progettazione in parallelo però è molto più complicata ma una volta progettata correttamente, può correggere ogni bit della scala. La foto qui sotto mostra un design con tale FPGA, in grado di correggere le inevitabili imperfezioni della scala R2R causate dalla tolleranza dei resistori, glitch per ottenere le migliori prestazioni.
Precisione delle resistenze a scala (tolleranza): Molte persone credono che la tolleranza dei resistori nella scala sia la cosa più importante per raggiungere le migliori prestazioni. Oggi la risoluzione a 24 bit è standard ma quale tolleranza è necessaria per ottenere una risoluzione a 24 bit? Quando lavoriamo a 16 bit una tolleranza di 1/66536, 0,1% (1/1000) non è abbastanza, anche una tolleranza dello 0,01% (1/10000), ovvero la migliore tolleranza disponibile oggi nel mondo, non è ancora in grado di gestire 16 bit correttamente, figuriamoci per un segnale a 24 bit!. La tolleranza del resistore non risolverà mai le imperfezioni di una scala. Ciò richiederebbe resistori con una tolleranza dello 0,00001% che possono gestire una risoluzione a 24 bit. Questo è solo in teoria perché la discretezza dei chip della logica dell'interruttore ha già un'eccessiva impedenza interna e distruggerà l'impossibile tolleranza di un resistore. La soluzione è correggere la scala senza dipendere dalla tolleranza dei resistori. La soluzione è una combinazione di entrambi i fattori: resistori a bassissima tolleranza controllati da una tecnologia di correzione che utilizza FPGA ad altissima velocità applicabili nel nostro progetto.
l’importanza dell'FPGA nell'R-28: FPGA è l'acronimo di logica di array programmabile. Oggigiorno l'FPGA è applicata in molti DAC di fascia alta; come il popolare DAC ROCKNA WAVEDREAM. Il design dell'hardware interno è completamente controllato da un software complesso. Un enorme vantaggio è il fatto che il software dell'FPGA può essere facilmente aggiornato offrendo nuove funzionalità o migliorando le prestazioni.
Funzione dell’FPGA del nostro DAC: L'FPGA è responsabile per i seguenti processi: 1. Interfaccia SPDIF ad alte prestazioni, in sostituzione dei tradizionali chip di interfaccia SPDIF come DIR9001, WM8805 o AK411X con prestazioni inferiori rispetto all'FPGA. 2. Processo di re-clocking completo con design FIFO applicabile a tutti gli input. In questo modo i dati di uscita rimangono completamente sincronizzati con il segnale di clock per rifiutare qualsiasi jitter. 3. processare il sovracampionamento 2X, 4X e 8X e i filtri digitali in aggiunta a questo 4 diverse modalità true NOS (solo analogico 6dB). Per configurarlo completamente a tuo piacimento!
Il design dell’ R-28 è in classe A e completamente bilanciato, costruito da stadi analogici discreti senza OPA o condensatori di accoppiamento nei canali di segnale. Lo stadio di uscita analogico ACSS è senza feedback. La macchina dispone di 8000 mW con uscita a 40 ohm, il guadagno 16DB può pilotare molto bene la cuffia a bassa sensibilità. L’Alimentazione è in classe A per alimentazione DC e utilizza la maggior parte delle componenti di grado Hi-end e i transistor esattamente accoppiati, cavi OCC.
5 gruppi di input: RCA X2, XLR X2, ACSS X1 Uscita del preamplificatore: XLR / RCA / ACSS Uscita amplificatore per cuffie: 4 pin XLR X1 / 6,3 MM X1